SiP 之 “4D“ 集成技术

4D integration in SiP

电子系统的集成(integration)可以从 ICPCBPackage三个领域来理解。
IC和PCB主要是在2D上进行集成,虽然也有3D集成方面的尝试,但IC由于工艺的限制,PCB由于尺寸的限制,目前二者在3D集成应用中均属于凤毛麟角。
而Package中的集成则更为灵活多样,从2D到2.5D到3D,并最终发展出系统级封装SiP,并且正是因为其集成方式的多样性,从而使SiP成为当今电子系统集成的热点。
今天,我们讨论的是一个新的话题,在 SiP中,除了2D,2.5D,3D集成外,还有没有其它的集成方式,如果有,我们又该如何理解呢?

四 维 空 间
SiP 之 “4D“ 集成技术的图1



看过盗梦空间的人大概不会忘记直立起来的地面,和高高悬挂于地面的建筑和房屋。

SiP 之 “4D“ 集成技术的图2

现实中,这种情景只可能在梦境中出现或者在科幻作品中出现。

SiP 之 “4D“ 集成技术的图3

如果有一天真有这样的情景出现,那么,我们的城市功能将会发生巨变。

在地球上,由于受重力等因素的影响,这种情况出现的机率比较小。

SiP 之 “4D“ 集成技术的图4

然而,在未来的太空城,则会大概率会出现折叠城市的情景。

SiP 之 “4D“ 集成技术的图5

在这篇文章中,我们可以将这种空间结构定义为四维(4D)空间。


4D 集 成 定 义
SiP 之 “4D“ 集成技术的图6

今天,我们要讨论一下SiP中的4D集成技术。
现有的SiP中的集成技术,包括2D,2.5D,3D集成,所有的芯片(Chip),转接板(interposer)和基板(Substrate),在三维坐标系中,其Z轴均是竖直向上。
SiP 之 “4D“ 集成技术的图7
当XY平面旋转时,其Z轴会发生偏移,我们可以做如下定义:
在SiP中,当多块基板所处的XY平面并不平行,即不同基板的Z轴方向发生偏移,我们则可定义此类SiP中的集成方式为4D集成。
In SiP, when the XY planes of multiple substrates are not parallel, that is, the Z-axis direction of different substrates is offset, we can define  such integration method as a 4D integration in SiP. 
SiP 之 “4D“ 集成技术的图8

在SiP中,具体的4D集成如何实现呢?请看下面的详细阐述。


技 术 实 现
SiP 之 “4D“ 集成技术的图9


这里,我们描述两种典型的4D集成实现方法。

1.通过刚柔结合折叠基板——实现4D集成

以下描述的SiP系统级封装,采用了4D集成结构,其封装基板采用了刚柔结合板,其中包含6块刚性基板,中间通过5个柔性电路连接,在6块刚性基板上,均可安装芯片等元器件,柔性电路主要起到电气互联和物理连接的作用。
在元器件安装完成后,对柔性区域进行90度弯曲,将刚性基板弯折并拼接成一开盖盒状体,并对其接缝处进行焊接,然后对封装体内部充胶加固,最后封盖,植球,形成完整的三维系统级封装。
下图为4D集成SiP的基板顶视图,其中A、B、C、D、E、F为刚性基板,总共6块,通过5个柔性电路连接起来,有柔性电路连接的边做金属化处理,用于后期的焊接。
SiP 之 “4D“ 集成技术的图10
每块刚性基板上可安装元器件,安装元器件的原则是尽可能将高度大的元器件安装在基板中央位置,高度小的可往基板外侧安装,但不能太靠近边缘,避免和其它基板上的元器件产生干涉,每块基板上的元器件高度大致呈金字塔型排布,如果是裸芯片,可进行芯片堆叠安装。

SiP 之 “4D“ 集成技术的图11

元器件安装完成后,可做初步加固,一般对裸芯片做点胶处理,主要是为了保护键合线不在后续工艺中受到影响,然后将1、2、3、4处的柔性电路向上弯曲90度,形成开放式盒体,并对B、C、D、E四块刚性基板相邻的四个边进行焊接,参看下图。

SiP 之 “4D“ 集成技术的图12

然后,给盒体灌胶,或者点胶加固芯片,并将柔性电路5向右弯折,使得刚性基板F和其它基板接触,并对其相邻边进行焊接。


SiP 之 “4D“ 集成技术的图13

焊接完成,等灌胶固化后,给A基板底部植球,封装完成,如果有需求,也可以进行封装堆叠,进一步增加空间的利用率,如下图所示。

SiP 之 “4D“ 集成技术的图14


2.通过边沿焊接折叠基板——实现 4D 集成
以下描述的SiP系统级封装,采用了4D集成结构,其封装基板采用了陶瓷基板,整个封装体包含6块陶瓷基板,每一块陶瓷基板上均可安装芯片等元器件,并设计了电气连接点,基板之间通过焊接进行物理和电气连接。

SiP 之 “4D“ 集成技术的图15

在所有元器件安装完成后,首先将其中4块基板垂直安放并焊接成一个框式结构,然后将其它两块基板焊接到框式结构的上下两个面,形成一个完整的封装体,因为对其接缝处设计了气密性焊接环,所以焊接完成后整个封装体内部和外部实现了气密性隔离,形成完整的气密性三维系统级封装。

SiP 之 “4D“ 集成技术的图16

该4D集成基板分为6部分,在基板设计时,可整体进行设计,也可每块基板单独进行设计,基板设计时需要重点考虑各个基板之间的电气连接点,同时在基板边缘做金属化处理,用于后期的气密性焊接。

SiP 之 “4D“ 集成技术的图17

封装完成后,所有元器件位于封装体内部,和外部空间隔绝,形成气密性三维系统级封装,其侧面剖视图如下图所示。然后给A基板底部植球,用于该系统级封装和外部电气连接点的连接,通常是焊接到PCB上的电气连接点。

SiP 之 “4D“ 集成技术的图18

如果有需求,也可以进行封装体堆叠,进一步增加空间的利用率,如下图所示,其前提是在F基板顶部设计并制作了相应的电气连接点。

SiP 之 “4D“ 集成技术的图19


前 景 展 望
SiP 之 “4D“ 集成技术的图20


从严格物理意义上来说,以现有的人类认知出发,所有的物体都是三维的, 二向箔并不存在,四维空间更待考证。
当然,为了便于区分,在SiP的集成方式中,我们将其分为2D、2.5D、3D,这同样是我们将基板折叠的SiP称之为“4D集成”的原因所在。
目前,在SiP中增加集成度主要采用平行堆叠的方式( 2.5D、3D),其中包括芯片堆叠和基板堆叠等方式。平行堆叠方式目前虽然应用比较普遍,在一定程度上提高了系统级封装的集成度,但也有一些难以解决的问题。例如芯片堆叠中对芯片的尺寸、功耗等都有比较严格的要求;基板堆叠中对上下基板的尺寸及引脚对位也有严格的要求;互联的金属球或者柱占用了大量的芯片安装空间,另外散热问题也无法很好解决,所以在实际项目应用时有很大的局限性。另外,这种平行载板堆叠技术通常无法实现气密性封装,而这是航空航天、军工等很多领域特定应用的基本的要求。
通过4D集成技术可以解决平行三维堆叠所无法解决的问题,提供更多、更灵活的芯片安装空间,解决大功率芯片的散热问题,以及航空航天、军工等领域应用中最主要的气密性问题。
所以,展望未来,在多样化的SiP的集成方式中,4D集成技术必定占有一席之地,并将成为继 2.5D、3D集成技术后重要的集成技术。
那么,现实世界中,到底有没有4D空间呢?它是我们想象的那样吗?
SiP 之 “4D“ 集成技术的图21
航空航天

SiP 之 “4D“ 集成技术的评论0条

    暂无评论

    SiP 之 “4D“ 集成技术的相关案例教程

    SiP设计趋势 随着世界的高速发展,人们对于电子产品的需求越来越强烈,越来越多样化。以消费品为例来看的话,电子产品集成度在变高,芯片尺寸在变小,单位面积的芯片实现的功能在变多,实现的效率在变快。当这样的需求传导到整个半导体行业时,每个细分的子行业和公司会提出不同的解读和方案。目前,这样的需求被分解得到的结果是:数字IC设计越来越复杂,晶圆工厂制造的Chip尺寸越来越小,封装厂把更多的芯片一起塑封,
    摘要: 系统级封装(SIP)技术从20世纪90年代初提出到现在,经过十几年的发展,已经能被学术界和工业界广泛接受,成为电子技术研究新热点和技术应用的主要方向之一,并认为他代表了今后电子技术发展的方向,SIP封装工艺作为SIP封装技术的重要组成部分,这些年来在不断的创新中得到了长足发展,逐渐形成了自己的技术体系,值得从事相关技术行业的技术人员和学者进行研究和学习,文章从封装工艺角度出发,对SIP封装
    摘要: 系统级封装(SIP)技术从20世纪90年代初提出到现在,经过十几年的发展,已经能被学术界和工业界广泛接受,成为电子技术研究新热点和技术应用的主要方向之一,并认为他代表了今后电子技术发展的方向,SIP封装工艺作为SIP封装技术的重要组成部分,这些年来在不断的创新中得到了长足发展,逐渐形成了自己的技术体系,值得从事相关技术行业的技术人员和学者进行研究和学习,文章从封装工艺角度出发,对SIP封装
    上海图元软件 SiP 先进封装一站式解决方案 上海图元作为一家集成电路与电子系统研发综合服务提供商,我们提供SiP及3D-IC/2.5D-IC先进封装的设计与生产一站式服务。专业的Sip与先进封装设计团队,设计过各种功能的SiP产品,从消费级到工业级涵盖了各行各业,能为客户提供快速高效低成本的设计方案。作为Cadence官方授权的战略合作伙伴,技术团队拥有业界领先的全流程EDA工具及使用经验,可以
    EDA设计工具在SiP制造流程中占有举足轻重的地位,目前市面上最常见的SiP设计工具是Allegro Package Designer Plus和SiP Layout Option,其可实现2D 2.5D 3.D 等封装工艺中芯片,封装,无源器件在基板上的构建,叠构,设计,验证及生产文件生成。其简化了多个芯片集成在单个基板上的设计流程 。 裸芯叠构示意 Wire Bond 设置 3D检查 同时在S
    影响力
    粉丝
    内容
    获赞
    收藏
      项目客服
      培训客服
      0 0