使用1D-1D EPE的光波导布局设计工具

为增强现实和混合现实应用设计光导器件极具挑战性,由于角谱模式的完全混合,以及系统中大量的自由参数,这使得用“蛮力”方法来优化参数几乎是不可能的。快速物理光学建模和设计软件VirtualLab Fusion用Light Guide Toolbox Gold Edition为您提供了几个系统的设计工具,帮助光学工程师以更可控的方式一步一步地解决设计过程。这些系统的设计工具涵盖了器件的布局,以及耦合和EPE区域的光栅参数。
在这里,我们关注两个与布局相关的工具:k-Layout Visualization和Layout Design,适用于具有可分离的1D-1D出瞳扩展和1D周期光栅结构的设备,如Hololens 1。观看下面的用例,了解更多关于它们令人兴奋的潜力!
 
波导布局设计工具
 
使用1D-1D EPE的光波导布局设计工具的图1

 
布局设计工具根据所需的规格允许设计一个定制的“Hololens 1”近似增强或混合现实系统。                                                                              
 
K域可视化图
 
使用1D-1D EPE的光波导布局设计工具的图2

 
本用例解释了k-Layout可视化工具中使用的物理概念,并演示了其用法。

使用1D-1D EPE的光波导布局设计工具的评论0条

    暂无评论

    使用1D-1D EPE的光波导布局设计工具的相关案例教程

    DC-DC的电路比LDO会复杂很多,噪声也更大,布局和layout要求更高,layout的好坏直接影响DC-DC的性能,所以了解DC-DC的layout至关重要。 1. Bad layout EMI,DC-DC的SW管脚上面会有较高的dv/dt, 比较高的dv/dt会引起比较大的EMI干扰; 地线噪声,地走线不好,会在地线上面会产生比较大的开关噪声,而这些噪声会影响到其它部分的电路; 布线上产生电
    DC-DC的电路比LDO会复杂很多,噪声也更大,布局和layout要求更高,layout的好坏直接影响DC-DC的性能,所以了解DC-DC的layout至关重要。 1. Bad layout EMI,DC-DC的SW管脚上面会有较高的dv/dt, 比较高的dv/dt会引起比较大的EMI干扰; 地线噪声,地走线不好,会在地线上面会产生比较大的开关噪声,而这些噪声会影响到其它部分的电路; 布线上产生电
    DC-DC的电路比LDO会复杂很多,噪声也更大,布局和layout要求更高,layout的好坏直接影响DC-DC的性能,所以了解DC-DC的layout至关重要。 1. Bad layout ● EMI,DC-DC的SW管脚上面会有较高的dv/dt, 比较高的dv/dt会引起比较大的EMI干扰; ● 地线噪声,地走线不好,会在地线上面会产生比较大的开关噪声,而这些噪声会影响到其它部分的电路; ●
    Ansys HFSS 3D Layout中,端口类型按照外形划分,主要有三种:Edge类型端口,同轴类型端口和Circuit端口。其中Edge类型端口主要用于走线和矩形焊盘位置的端口设置;同轴类型端口主要用于Solder Ball和圆形焊盘等位置的端口设置;Circuit端口主要用于集总器件或者S参数模型的连接。 1、在端口的建立方法上,HFSS 3D Layout和HFSS不同。HFSS中需要用
    Ansys HFSS 3D Layout可以导入外部的PCB文件进行仿真,当整个模型比较复杂的时候,为了提高仿真效率,会对PCB进行切割,本文讲述在Ansys HFSS 3D Layout中导入PCB及切割的方法。 1、导入Allegro版图文件为例:点击菜单File-Import-Cadence APD/Allegro/Sip,然后选中需要导入的.brd文件,点击确定。 2、出现如下界面,选择需
    影响力
    粉丝
    内容
    获赞
    收藏
      项目客服
      培训客服
      0 0