千兆以太网 PHY 电路审查实战：从原理图避坑到防护设计

在硬件开发的日常中，审查千兆以太网（GbE）原理图是一项基础但极易踩坑的工作。最近在评审一块网口板卡时，我特意找了一份行业标准参考设计进行交叉比对。过程中遇到了几个典型问题，通过逐一解决，不仅验证了电路的可靠性，也总结出了一套实用的审查方法。

打开原理图，我发现网络变压器次级侧的中心抽头全部直接连接到了数字地。这让我瞬间警觉：如果 PHY 芯片内部没有提供偏置电流，直接接地岂不是会导致差分信号共模电压异常，网络直接不通？

解决思路：我立刻翻出该 PHY 芯片的官方手册，并对照参考设计。原来，当芯片内部集成了终端电阻和中心抽头驱动电路时，次级中心抽头直接接地是标准且正确的做法。如果不核对芯片手册，盲目地在外部加上拉电阻，反而可能烧毁芯片。这个问题提醒我们： 中心抽头的接法必须以 PHY 芯片手册为准，而非想当然。

在初步审查时，我觉得自己画的电路在变压器次级侧比参考设计“干净”，没看到明显的保护器件，担心防雷防静电不达标。直到同事提醒：“参考电路里也是有保护器件的！”

解决思路：重新细看参考设计，果然在靠近 RJ45 接口处藏着一个 TVS 二极管阵列。回头检查我的图，虽然在变压器后直接串了匹配电阻，但 TVS 阵列其实是画上了的，只是位置稍有不同。参考设计通常会在 TVS 管前串联共模电感来滤除高频噪声，而我的图为了节省空间省略了共模电感。

解决这个问题的方法是： 保留 TVS 阵列作为核心 ESD 防护，这是保命的底线；同时在 PCB 上预留共模电感的封装位号。​ 这样既能满足常规静电防护，又方便后续 EMC 测试不通过时随时补焊电感，兼顾了成本与可扩展性。

原理图上，每一对差分信号线（TX/RX）上都串联了一个 75 欧姆的电阻。有人可能会问，千兆以太网要求双绞线差分阻抗是 100 欧姆，为什么不用 50 欧姆或者 100 欧姆？

解决思路：这是经典的阻抗匹配问题。在差分对的两根线上各串联一个 75 欧姆电阻，加起来就是 150 欧姆。配合变压器次级的特性阻抗，能够有效实现与外部 100 欧姆双绞线的阻抗渐变匹配，极大减少信号反射。这个“75 欧姆”是经过验证的行业通用值，不要随意更改。

审查临近结束，我在导出 BOM 清单前习惯性放大了原理图角落，发现一个电阻和一个电容的位号文字完全重叠在了一起。

解决思路：虽然这不影响电气连接，但贴片厂的工人或后期的维修人员很可能会看错料。立刻在绘图软件中手动将它们错开，并运行了一次“检查位号重叠”的 DRC 规则。这个小动作避免了后续可能产生的物料上错事故。