保障3DIC封装性能与可靠性：多Dies互联配置下的SIPI签核方案分享【7月1直播】

        3DIC 封装即三维集成电路封装，是一种将多个芯片或芯片层垂直堆叠，并通过硅通孔（TSV）等技术实现互连的先进半导体封装技术。在半导体技术持续进步的当下，先进封装（3DIC）技术凭借将多个芯片垂直堆叠，并借助硅通孔（TSV）达成垂直互联的方式，已然成为提升芯片集成度与性能的关键路径。

        不过，在多 Dies 互联配置中，信号完整性（SI）、电源完整性（PI）以及系统级封装（SiP）的签核，成为保障 3DIC 封装性能与可靠性的棘手难题。随着芯片集成度的提升，信号传输路径愈发复杂，不同 Dies 间的信号干扰加剧，信号反射、串扰等问题频发，严重影响信号质量。同时，为众多芯片提供稳定、高效的电源供应也极具挑战，电源噪声、电压降等问题可能导致芯片工作异常，进而影响整个系统的稳定性。

        7月1日，Ansys官方『3DIC封装多Dies互联配置下的SIPI签核方案』研讨会或能为您解答封装难题，感兴趣的下滑预约学习👇

时间：7月1日（星期二），16：00-17：00

内容简介：随着半导体技术的不断进步，先进封装（3DIC）技术通过将多个芯片垂直堆叠，并采用硅通孔（TSV）实现垂直互联，已经成为提升芯片集成度和性能的重要途径。然而，在多Dies互联配置下，信号完整性（SI）、电源完整性（PI）以及系统级封装（SiP）的签核成为确保3DIC封装性能和可靠性的关键挑战。本课题旨在提出一种针对3DIC封装多Dies互联配置下的SIPI签核方案，针对对3DIC封装中的多Dies互联结构进行详细的信号和电源完整性分析，确保在整个设计周期内对SI和PI性能进行持续优化和验证。

讲师：

郭永生 | Ansys首席应用工程师

        专注于Ansys CPS产品线的方案开发和支持，主导从芯片到系统的多物理场分析方案的实施，以及先进封装的关键仿真技术的拓展和推广。在信号完整性、电源完整性、电磁兼容性以及电热耦合等多个关键领域，凭借深厚的专业背景和丰富的实战经验，积累了广泛而深入的产品知识和分析经验，同时在2.5D/3D封装仿真验证方面有深入的研究和见解。目前致力于为高科技企业用户提供卓越的仿真方案实施服务，帮助搭建高效流畅的仿真流程，并针对行业前沿问题进行深入研究与分析。

形式：线上

费用：免费

扫码立即报名

- -THE END- -

技术邻简介：

技术邻专注于工科技术社区，从最早的CAE技术社区（中国CAE联盟）发展而来，在CAE领域有20年的教学和咨询服务经验。

仿真服务、Ansys 2025R1系列往期录播免费领取，更多资料，扫码添加技术邻客服详细咨询~

（👆添加客服回复【ANR1】了解更多👆）

●Ansys加入英特尔代工服务云端联盟，推进半导体研发

●PhysicsAI与Inspire Cast的结合：实现铸件缺陷的快速预测