EDA设计

一、32MHz 晶振设计 优先选负载电容 6~9pF 晶体，不要用 12pF 以上；芯片自带可调内部电容，校准参数尽量≤20 PCB 布线：晶体靠近芯片引脚，背面完整铺地，远离天线，走线和射频线垂直隔开 二、电源电路（供电 1.71V~3.6V） VCC 主电源：并联 0.1uF+1uF 电容，紧贴芯片引脚摆放 DVDD 内部 LDO：并联 0.1uF+1uF 电容 VDD1P2 内核电源：并联

EtherCAT可以用电容式Chip LAN吗 在EtherCAT硬件设计中，常见的100BASE-TX接口由PHY、网络变压器、共模电感和连接器组成。网络变压器负责信号耦合及直流隔离，共模电感负责抑制共模干扰。那么，能否去掉传统变压器，改用电容式Chip LAN？ 答案是：技术上可以，但只能用于满足特定条件并经过完整验证的方案，不能直接替代标准EtherCAT网络变压器。 什么是电容式方案 电容

耦合电感引脚编号不同，能直接改吗？ 在对比两款四引脚耦合电感时，经常会遇到一种情况：外形、焊盘位置和绕组结构看起来相同，但规格书中的引脚编号却不一样。这是否意味着产品不能替换？答案是：不一定。首先要分清“引脚编号”和“绕组连接关系”。 一、编号不同，不等于结构不同 这类器件内部通常有两个相互耦合的绕组，每个绕组各有两个端子。在部分产品中，同一短边的两个引脚属于同一绕组，但不同厂家可能采用不同的编号

在硬件开发的日常中，审查千兆以太网（GbE）原理图是一项基础但极易踩坑的工作。最近在评审一块网口板卡时，我特意找了一份行业标准参考设计进行交叉比对。过程中遇到了几个典型问题，通过逐一解决，不仅验证了电路的可靠性，也总结出了一套实用的审查方法。 问题一：变压器次级中心抽头是直接接地，还是接电源？ 打开原理图，我发现网络变压器次级侧的中心抽头全部直接连接到了数字地。这让我瞬间警觉：如果 PHY 芯片内

SPE 接口设计要避免把连接器、隔离、共模和防护视为一颗器件的责任。更可执行的办法是按通信路径、隔离边界和防护回流分三段建立清单。 我的处理原则是，这个问题不宜用单一型号或单个参数回答。SPE 接口器件链分段的判断应建立在明确的设计输入、公开规格与样机验证上；先把边界写出来，后续替换或问题定位才有可复核的依据。 哪些条件必须先写清 输入包括 SPE 协议速率、线缆类型、供电方式、隔离要求、户内外环

文章来源于Ansys，作者Ansys Simulation World China 仿真世界大会 · 2026 时间：2026年9月16日（周三） - 9月18日（周五） 地点：宁波 我们正站在工程创新的转折点。 当芯片、软件、系统与物理世界以前所未有的方式深度融合，工程复杂度以指数级攀升——仿真正在成为穿越复杂性的桥梁。 以 "Re-engineering the Future（重构工程创新）"

高手自动略过。 我本人从CAE行业跳槽到了 EDA行业，到现在已经有两年了。发现EDA行业的跟数值计算有关的也采用有限元，有限差分和边界这种。于是现在只能再回忆回忆。 另外特别说明一点，如果不更新的话，我一般不登陆这个账号。所以留言的朋友我通常没办法及时回复。 还有 python 有限元编程知识你熟悉有限元编程的起点而不是终点。我搁社会上混了得有4年多了，从没听说招聘CAE工程师的人只需要会pyt

去年下半年，先是以手机为标志的消费电子领域，随后是笔记本电脑和数据中心，再到上游芯片产业，不少公司都库存高企、投资收紧、采购意向下降，标志着半导体行业步入调整期。这是否会影响到国内EDA行业的良性发展，成为今年开年人们最为关心的问题之一，毕竟该领域这几年的发展刚刚渐入佳境。 合见工软副总裁刘海燕并不否认全球缺芯带来的集中采购红利过后，确实会对行业整体带来一些影响，也会对芯片设计公司带来压力。“但E

通过增加电子元器件以提供电路保护，来防止内部和外部故障是吃力不讨好的设计工作之一，这类似于购买保险。尽管遵循监管要求和最佳实践是不错的出发点，但当不需要时，它似乎是一个额外的负担;而当确实需要时，又很难知道保护是否足够到位。需要保护的最常见故障类别包括由内部或外部短路、浪涌和元器件故障引起的各种过压事件。 共有以下三种基于元器件的过压保护策略： 1.通过一个开关将相关的过电流转接到地，一旦超过阈值

微电子及集成电路技术发展日新月异，离不开EDA电子电路仿真软件的支持。每天不知有多少电路设计及验证者，使用着各种电路仿真软件工具。今天我们聊聊常用的Cadence软件的优缺点。 Cadence 公司是老牌的EDA工具提供商，采用Cadence的软件、硬件和半导体IP，用户能更快速向市场交付产品。Cadence公司创新的"系统设计实现" (SDE)战略，将帮助客户开发出更具差异化的产品——小到芯片大

过去的四十年里面，不断发展的工艺和架构设计共同推动着摩尔定律持续前进，即使是今天也还有3nm、2nm、1nm先进工艺在地平线上遥遥可及。但是 现实趋势来看，更高工艺、更多核、更大的 芯片 面积已经不能带来过去那种成本、性能、功耗的全面优势，摩尔定律确实是在进入一个发展平台期，也意味着我们进入了“后摩尔时代”。 半导体设计产业开始不仅是通过工艺的提升，而是更多考虑系统、架构、软硬件协同等，从系统来导

每个人都知道，EMC描述了产品的性能，即电磁发射/干扰EME和电磁抗扰EMS。EMI它还包括传导和辐射；EMS还含有静电.脉冲群.浪涌等。本文将从EMS从浪涌抗扰度的角度，分析设计电源的前级电路。 抗浪涌电路分析 EDA365电子论坛 如图1所示，它通常用于小功率电源模块EMC前级原理图，FUSE为保险丝，MOV压敏电阻，Cx为X电容，LDM为差模电感，Lcm为共模电感，Cy1和Cy2为Y电容，N

近期，某脱胎于世界500强企业专注于芯片技术和产品的研发公司选择与北鲲云EDA行业解决方案，打造EDA设计仿真多地域协同平台。 伴随着产品在全球开始运营，该公司在海内外多个地域设置了办公地点，在保持着快速发展的情况下，高增长的仿真业务需求带来的问题成为了急需解决的难题。 为了保证核心业务数据的安全，客户多地的团队通过专线网络连接至总部线下IDC服务器进行设计、仿真工作，但是受制于成本因素 ，专线的

2022 技术邻直播讲师招募 把握现在机遇 双赢美好未来 详情介绍 直播目的：干货知识分享 所属行业：任何行业 （诚邀船舶行业和能源行业的） 直播要求：时间、内容、主题、地点、不限 直播方式：线上讲课模式（以PPT或软件操作为主、无须露脸） 直播设备：一台电脑即可 直播周期：可长期或只直播一两场 直播福利：我们会提供一定的现金补贴！！！ 联系方式 只要感兴趣的用户都可以来咨询 扫码回复【直播咨询】

1►Orcad 17.4 2.工程栏更新 工程栏包含了原理图编辑，Pspice仿真，PCB关联及原理图库路径指向。 2►支持多项目的项目管理器 新版本的Project Manager 中用户可以在一个项目管理器中同时关联多种类型的不同项目，比如： Layout Outputs Pspice Resources Logs 3►风格切换 明亮模式 暗黑模式 4►在线原理图库检索 5►PCB导线关系关联

EDA软件四大金刚 芯片进入大规模生产之前，需要进行“试生产”，也就是流片，对完成的设计电路先生产几片、几十片。流片是一个极其昂贵的过程。 在14纳米制程的时代，流片一次的费用大约需要300万美元。而到了7纳米，流片费用则要高达3000万美元。为了防止冒失的浪费，需要通过电子设计自动化（EDA）软件上进行仿真测试。即使所有设计工具的成本都加起来，也抵不上一次流片的费用。因此，要在软件上通过仿真，确

EDA 覆盖电子系统设计的全环节 电子设计自动化（Electronic Design Automation，EDA）技术是指包括电路系统设计、系统仿真、设计综合、PCB版图设计和制版的一整套自动化流程。随着计算机、集成电路和电子设计技术的高速发展，EDA 技术历经计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程设计（CAE）等发

九月初，技术邻将推出「专业」和「专题」模块。 专题」的使命是让志同道合的工科人相聚，不论是主流技术还是小众软件，都能精准地聚集大批同好邻友。 「专题」归属于「专业」。首次更新，我们将推出近20个「专业」，一百多个「专题」。目录涵盖软件、应用、技术、研究对象...等工科方方面面。 「专题」是属于工科人的表达和交流思想的自由平台，您可以在专题下学习知识、分享案例、结交同行，体验别具特色的工科互动平台。

在硬件系统设计中，通常我们关注的串扰主要发生在连接器、芯片封装和间距比较近的平行走线之间。但在某些设计中，高速差分过孔之间也会产生较大的串扰，本文对高速差分过孔之间的产生串扰的情况提供了实例仿真分析和解决方法。 高速差分过孔间的串扰 EDA365电子论坛 对于板厚较厚的PCB来说，板厚有可能达到2.4mm或者3mm。以3mm的单板为例，此时一个通孔在PCB上Z方向的长度可以达到将近118mil。如

EDA（Electronic Design Automation）软件是IC设计和生产的必备工具，处在半导体产业链的最上游。利用EDA工具，IC的电路设计、性能分析、设计出版图的整个过程都可以由计算机自动处理完成。EDA是半导体产业链上规模较小，但又非常重要的板块。 随着大规模集成电路、计算机和电子系统设计技术的不断发展，EDA技术发挥的作用正以惊人的速度上升，它可以使产品的开发周期大大缩短，且性