德州仪器TI自动驾驶平台方案介绍 TI芯片是老牌的汽车芯片，同NXP、瑞萨是传统座舱芯片的三大龙头芯片厂家。TI在处理器上实际上是走得两条产品线，Jacinto和TDA系列。 Jacinto系列将数字处理器的重点放在了汽车等应用上，主要是车载信息娱乐系统。 但是从Jacinto6中，我们看到车载信息娱乐与ADAS功能的结合，这款芯片包括了双ARMCortex-A15内核、两个ARM M4内核、两个C66x浮点DSP、多个3D/2D图形处理器GPU（Imagination），并且还内置了两个EVE加速器。无论是在处理娱乐影音方面，还是车载摄像头的辅助驾驶，可利用汽车内部和外部的摄像头来呈现如物体和行人检测、增强的现实导航和驾驶员身份识别等多种功能。 TDA系列一直是侧重于ADAS功能，可以看到TDA系列兼容性很强，硬件TDA2xV系列是可以做环视、后视等图像处理。 TDA3x系列可支持车道线辅助、自适应巡航控制、交通标志识别、行人与物体检测、前方防碰撞预警和倒车防碰撞预警等多种ADAS算法。这些算法对于前置摄像头、全车环视、融合、雷达与智能后置摄像头等众多ADAS应用的有效使用至关重要。整体TDA系列的硬件和软件都是可以向下兼容的，只是算力和应用方面的区别，这样移植起来非常方便。自动驾驶 Jacinto 7 系列架构芯片 Jacinto 7系列架构芯片含两款汽车级芯片：TDA4VM 处理器和 DRA829V 处理器，前者应用于 ADAS，后者应用于网关系统，以及加速数据密集型任务的专用加速器，如计算机视觉和深度学习。此外，这两款处理器包含支持功能安全的微控制器（MCU），使得汽车厂商（OEM）和一级供应商能够用单芯片同时支持 ASIL-D 高安全要求的任务和功能。 很多人在看到Jacinto 7 平台发布的时候，基本上就宣布TI放弃了座舱域控制芯片的道路，往ADAS和网关方面转型了，所以很多车厂基本上就放弃TI的Jacinto 6的选型，因为TI后续基本上不做座舱域控制芯片了。 DRA829V 处理器简单介绍： 传统汽车在网关部分采用的都是 CAN、LIN 等低速接口，对电控单元的升级不同，现在的汽车发展到了域的结构，包括动力域、ADAS 域等，都需要高速的总线接口。 随着汽车实现联网，需要多个计算资源管理更多的数据，需要 PCIe 和 ENET 满足高带宽 ECU 内和 ECU 间通信，而且在达到基本功能的同时要求高等级的功能安全，需要支持网络安全 eHSM。DRA829V 处理器是业界第一款集成了片上 PCIe 交换机的处理器，同时，它还集成了支持 8 端口千兆支持 TSN 的以太网交换机，进而能够实现更快的高性能计算和整车通信。 从上图可以看出，在 DRA829V 进行了高度集成，将传统的安全 MCU、eHSM、以太网交换机集成到一颗芯片中，降低了系统设计的复杂度。同时，注重了隔离性，功能等级从高到低混合起来性能依然稳定。 DRA829V SoC 通过提供计算资源、在车辆计算平台中高效移动数据以及在整个车辆网络中进行通信，解决了新型车辆计算架构带来的难题，可以看到DRA829V 主要是处理数据交互和安全的问题。很多人都把这款芯片和 NXP发布的S32G混淆了，虽然两个芯片都是用作网关，但是主要的出发点是不同的。 NXP的S32G是作为一个成熟的网络处理器设计的，处理各控制器的OTA升级、数据网关的交互，安全信息的传输等任务，其实没有看到PCIE接口的速信号的转发。 而DRA829V 更多是车内高速信号的集联和转发，同时也网关控制的功能，网关控制并不是主节点，仅仅是附属功能。 TDA4VM自动驾驶芯片 由于使用该芯片的车型还没有曝光，先来看看这颗芯片的规格参数。 1Processor cores:• C7x floating point, vector DSP, up to 1.0 GHz, 80 GFLOPS, 256 GOPS• Deep-learning matrix multiply accelerator (MMA), up to 8 TOPS (8b) at 1.0 GHz• Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators• Depth and Motion Processing Accelerators (DMPAC)• Dual 64-bit Arm® Cortex®-A72 microprocessor subsystem at up to 1.8 GHz, 22K DMIPS– 1MB shared L2 cache per dual-core Cortex®-A72 cluster– 32KB L1 DCache and 48KB L1 ICache per Cortex®-A72 core• Six Arm® Cortex®-R5F MCUs at up to 1.0 GHz, 12K DMIPS– 64K L2 RAM per core memory– Two Arm® Cortex®-R5F MCUs in isolated MCU subsystem– Four Arm® Cortex®-R5F MCUs in general compute partition• Two C66x floating point DSP, up to 1.35 GHz, 40 GFLOPS, 160 GOPS• 3D GPU PowerVR® Rogue 8XE GE8430, up to 750 MHz, 96 GFLOPS, 6 Gpix/sec•Custom-designed interconnect fabric supporting near max processing entitlementMemory subsystem:• Up to 8MB of on-chip L3 RAM with ECC and coherency– ECC error protection– Shared coherent cache– Supports internal DMA engine• External Memory Interface (EMIF) module with ECC– Supports LPDDR4 memory types– Supports speeds up to 3733 MT/s– 32-bit data bus with inline ECC up to 14.9GB/s• General-Purpose Memory Controller (GPMC)• 512KB on-chip SRAM in MAIN domain, protected by ECCSafety: targeted to meet ASIL-D for MCU island and ASIL-B for main processor• Integrated MCU island subsystem of Dual Arm® Cortex®-R5F cores with floating point coprocessor and optional lockstep operation, targeted to meet ASIL-D safety requirements/certification– 512B Scratchpad RAM memory– Up to 1MB on-chip RAM with ECC dedicated for R5F– Integrated Cortex®-R5F MCU island isolated on separate voltage and clock domains– Dedicated memory and interfaces capable of being isolated from the larger SoC•The TDA4VM main processor is targeted to meet ASIL-B safety requirements/certification– Widespread ECC protection of on-chip memory and interconnect– Built-in self-test (BIST) an 正常情况下看规格书都是英文，这里简单对于高性能参数方面再阐述一下。 TDA4VM处理器核采用C7x浮点,矢量DSP,高达1.0 GHz, 80 GFLOPS, 256 GOPS;深度学习矩阵乘法加速器(MMA),1.0GHz高达8 TOPS (8b);视觉处理加速器(VPAC)和图像信号处理器(ISP)和多个视角辅助加速器;深度和运动处理加速器(DMPAC);具有两个64位 Arm® Cortex®-A72微处理器子系统,工作频率高达1.8GHz,22K DMIPS;每个Cortex®-A72核集成了32KB L1 DCache和48KB L1 ICache,有六个Arm® Cortex®-R5F MCU,工作频率高达1.0GHz,12 K DMIPS;每个核存储器为64K L2 RAM,隔离MCU子系统有两个Arm® Cortex®-R5F MCU,通用计算部分有四个Arm® Cortex®-R5F MCU,两个C66x浮点DSP,工作频率高达1.35 GHz, 40 GFLOPS, 160 GOPS; TDA4VM处理器仅使用5到20W的功率执行高性能ADAS运算,无需主动冷却。 高性能内核概述： “C7x”下一代DSP 将TI 行业领先的DSP 和EVE 内核整合到单个性能更高的内核中并增加了浮点矢量计算功能，从而实现了对旧代码的向后兼容性，同时简化了软件编程。在典型汽车最坏情况结温125°C 下运行时，新型“MMA”深度学习加速器可在业界最低功率包络内实现高达8TOPS 的性能。专用的ADAS/AV 硬件加速器可提供视觉预处理以及距离和运动处理，而不会影响系统性能。 TI公司的TDA4VM处理器系列是基于Jacinto™ 7架构,目标用在驾驶辅助系统(ADAS)和无人驾驶汽车(AV).TDA4VM处理器具有强大的片上数据分析的能力，并与视觉预处理加速器相结合，从而使得系统性能更高效。汽车厂商和一级供应商可用来开发前置摄像头应用，使用高分辨率的800万像素摄像头，帮助车辆看得更远并且可以加入更多驾驶辅助增强功能。此外，TDA4VM处理器能够同时操作4到6个300万像素的摄像头，同时还可以将雷达、激光雷达和超声波等其他多种感知处理融合在一个芯片上。这种多级处理能力使得TDA4VM能够胜任ADAS的中心化处理单元，进而实现自动泊车应用中的关键功能（如环绕视图和图像渲染显示），同时增强车辆感知能力，实现360度的识别感知。 从整个芯片性能和功能来看，结合无人驾驶系统架构，其实TI的ADAS芯片和瑞声的V3H基本上十分类似，都是做图像或者雷达的数据融合处理，而且都是以低功耗为主，算法需要十分强大，这样提高芯片的处理能力，把处理完的信号再给到控制芯片。 TDA4M 优势： 以更低的功耗提高车辆感知能力通过接入摄像头、雷达和激光雷达数据，ADAS技术帮助汽车看到并适应周围的世界。大量信息涌入汽车意味着处理器或片上系统需要快速有效地实时管理多级数据处理，并且需要满足系统的功耗要求。TI的新处理器仅使用5到20W的功率执行高性能ADAS运算，无需主动冷却。 TDA4VM 以业界领先的功耗/性能比为传统和深度学习算法提供高性能计算，并具有很高的系统集成度，从而使支持集中式ECU 或独立传感器中多种传感器模式的高级汽车平台实现可扩展性和更低的成本。关键内核包括具有标量和矢量内核的下一代DSP、专用深度学习和传统算法加速器、用于通用计算的最新Arm 和GPU 处理器、集成式下一代成像子系统（ISP）、视频编解码器、以太网集线器以及隔离式MCU 岛。所有这些都由汽车级安全硬件加速器提供保护。
2021年7月9日 09:57
