RISC-V芯课程 | 从微架构到系统：基于新思科技RISC-V验证方案构建高效可靠的RISC-V 验证闭环

新思科技芯课程全新RISC-V系列即将推出，本次课程内容共4讲，首场【从微架构到系统：基于新思科技RISC-V验证方案构建高效可靠的RISC-V 验证闭环】将于5月15日上线，深度剖析RISC-V在现代SoC设计中的核心验证难点及挑战，并重点介绍新思科技RISC-V相关的动态验证方案，通过将STING的高效激励生成能力与ImperasDV的精准检查能力与新思科技的VCS、Verdi深度融合，展示如何构建一个涵盖“激励生成- 高速仿真- 深度调试-覆盖率收敛”的仿真验证方案。欢迎了解并预约更多系列课程：

1. 5/15: 从微架构到系统：基于新思科技RISC-V验证方案构建高效可靠的RISC-V 验证闭环

2. 5/22: 形式验证为RISC-V内核保驾护航

3. 5/29: ZeBu高性能Emulator 助力RISC-V高效验证

4. 6/5: FC QIK & AI FUSION：高效赋能RISC-V后端实现

讲师简介：

范宇杰 | 新思科技资深应用工程师

拥有多年SOC与CPU验证经验，近年来专注于RISC-V生态系统及新思科技RISC-V及CPU相关验证方案的推广与支持。

课程时间：

2026.05.15（周五），14:00-15:00

欢迎扫码进入课程报名入口，了解更多RISC-V系列芯课程！