Ansys PathFinder 2021 a.pdf

节选段落一：
图1： 使用Ansys PathFinder的ESD感知IC设计流程
图2：PathFinder ESD签核流程相比其他工具的优势
PathFinder ESD签核流程的优势
Ansys PathFinder静态签核流程可以模拟将电流注入任意PAD的过程及后续在片内互连线之间的放电电流分布，这些互连线中有些是
被设计用来承受ESD放电电流的路径，却因为较大的阻抗致使ESD电流流向那些阻抗较小而电流承受力不强的路径，造成ESD失效。
而PathFinder静态检查会依据ESD规则，遍历检查所有在HBM事件中的路径阻抗，并报告出所有超出ESD规则的路径阻抗。


节选段落二：
图1： 使用Ansys PathFinder的ESD感知IC设计流程
图2：PathFinder ESD签核流程相比其他工具的优势
PathFinder ESD签核流程的优势
Ansys PathFinder静态签核流程可以模拟将电流注入任意PAD的过程及后续在片内互连线之间的放电电流分布，这些互连线中有些是
被设计用来承受ESD放电电流的路径，却因为较大的阻抗致使ESD电流流向那些阻抗较小而电流承受力不强的路径，造成ESD失效。
而PathFinder静态检查会依据ESD规则，遍历检查所有在HBM事件中的路径阻抗，并报告出所有超出ESD规则的路径阻抗。


节选段落三：
图12：针对latch up的Guard Ring健壮性检查
功耗 ·噪声 ·可靠性分析
（半导体）
RTL 级功耗分析与优化
Ansys PowerArtist
SPICE-Level 高精度时序分析
Ansys Path-FX
新一代 SoC 噪声与可靠性分析平台
Ansys RedHawk-SC
Ansys Totem
定制化电路与模拟 IP 的噪声与可靠性分析
芯片级 ESD分析
Ansys PathFinder
芯片级电磁串扰分析Ansys Helic
Ansys PathFinder 基于版图的全芯片 ESD 完整性签核 6
Ansys PathFinder